# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takehiro HASEGAWA			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	SEMICONDUCTOR MEMORY DEVICE INCLUDING MOS TRANSISTORS EACH HAVING A FLOATING GATE AND A CONTROL GATE				
REQUEST FOR PRIORITY					
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the	
Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S. §119(e):  Application No.  Date Filed					
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matte	r of the above-identified app	lication for patent, notice is he	reby given	that the applicants claim as priority:	
COUNTRY Japan		<u>APPLICATION NUMBER</u> 2003-122811		MONTH/DAY/YEAR April 25, 2003	
Certified copies of the corresponding Convention Application(s)					
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
			Respectful	ly Submitted,	
			OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.		
			Marvin J. Spivak		
228			Registration No. 24,913 C. Irvin McClelland		
440	330				
Tel. (703) 413-3000			Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月25日

出願番号

Application Number:

特願2003-122811

[ ST.10/C ]:

[JP2003-122811]

出 顧 人
Applicant(s):

株式会社東芝

2003年 5月30日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

A000301613

【提出日】

平成15年 4月25日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/00

【発明の名称】

不揮発性半導体記憶装置

【請求項の数】

26

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

長谷川 武裕

【特許出願人】

【識別番号】

000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置

【特許請求の範囲】

【請求項1】 電荷蓄積層と制御ゲートとを備える第1MOSトランジスタと、電流経路の一端が前記第1MOSトランジスタの電流経路の一端に接続された第2MOSトランジスタとを含む複数のメモリセルと、

前記メモリセルがマトリクス状に配置され、且つ、列方向で隣接するメモリセル同士が、前記第1MOSトランジスタの電流経路の他端同士、または前記第2MOSトランジスタの電流経路の他端同士を共有するように配置されたメモリセルアレイと、

同一列にある前記メモリセルの前記第1MOSトランジスタの前記電流経路の 他端を共通接続するビット線と、

同一行にある前記メモリセルの前記第1MOSトランジスタの制御ゲートが共通接続されて形成されたワード線と、

同一行にある前記メモリセルの前記第2MOSトランジスタのゲートが共通接続されて形成されたセレクトゲート線と、

前記ビット線のいずれかを選択するカラムデコーダと、

前記ワード線のいずれかを選択する第1ロウデコーダと、

前記セレクトゲート線のいずれかを選択する第2ロウデコーダと、

前記セレクトゲート線毎に設けられ、前記メモリセルの略中央部を通過するようにして行方向に沿って形成され、対応する前記セレクトゲート線に電気的に接続され、且つ前記第2ロウデコーダが前記セレクトゲート線を選択するためのロウ選択信号を伝達する第1金属配線層と

を具備することを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記第1金属配線層は、前記セレクトゲート線の中央部と、 前記ワード線の中央部との間の領域の上方に形成される

ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】 前記第2MOSトランジスタのゲートに接続される第1コンタクトプラグと、

前記第1コンタクトプラグ毎に設けられ、前記第1コンタクトプラグに電気的 に接続される第2金属配線層と、

前記第2金属配線層上において、前記第1金属配線層と接続されるようにして 、前記セレクトゲート線の中央部と前記ワード線の中央部との間の領域の上方に 形成された第2コンタクトプラグとを更に備える

ことを特徴とする請求項1または2記載の不揮発性半導体記憶装置。

【請求項4】 前記第2金属配線層は、対応する前記第1コンタクトプラグに接続される前記第2MOSトランジスタのゲートの上方領域から、該第2MOSトランジスタに接続される前記第1MOSトランジスタの制御ゲートの上方領域にかけて延設されている

ことを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項5】 複数の前記メモリセルの前記第2MOSトランジスタの前記 電流経路の他端を共通接続するソース線を更に備え、

前記ソース線は、同一行にある複数の前記メモリセルの前記第2MOSトランジスタの前記電流経路の他端を共通接続する第1配線領域を含む

ことを特徴とする請求項1乃至4いずれか1項記載の不揮発性半導体記憶装置

【請求項6】 前記ソース線は、各行に対応して形成された複数の前記第1 配線領域を列方向で接続する第2配線領域を更に含む

ことを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項7】 前記ソース線より上のレベルに列方向に沿って形成され、複数の第3コンタクトプラグによって前記ソース線と接続された第3金属配線層を更に備える

ことを特徴とする請求項5または6記載の不揮発性半導体記憶装置。

【請求項8】 前記メモリセルアレイは、それぞれが複数の前記メモリセル 列を含む複数の第1領域と、

隣接する前記第1領域間に設けられ、前記セレクトゲート線と前記第2金属配線層とが接続される第2領域と

を含み、前記第2金属配線層及び前記第1、第2コンタクトプラグは、前記第

2 領域内に形成される

ことを特徴とする請求項3または4記載の不揮発性半導体記憶装置。

【請求項9】 前記第1領域内において、前記第1MOSトランジスタの前記電流経路の他端に接続された第4コンタクトプラグと、

前記第4コンタクトプラグ毎に設けられ、該第4コンタクトプラグに接続され た第4金属配線層と、

前記第4金属配線層と前記ビット線とを接続する第5コンタクトプラグと を更に備え、前記第2金属配線層は、前記第4金属配線層と行方向の幅が略同 一である

ことを特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項10】 複数の前記メモリセルの前記第2MOSトランジスタの前記電流経路の他端を共通接続するソース線と、

前記ソース線より上のレベルに列方向に沿って形成され、複数の第3コンタクトプラグによって前記ソース線と接続された第3金属配線層と

を更に備え、前記ソース線は、同一行にある複数の前記メモリセルの前記第2 MOSトランジスタの前記電流経路の他端を共通接続する第1配線領域と、各行 に対応して形成された複数の前記第1配線領域を列方向で接続する第2配線領域 を含み、

前記第1領域は、1列の前記メモリセル列を含み、且つ前記ソース線と前記第 3金属配線層とが接続される第3領域を含み、

前記ソース線の前記第2配線領域及び前記第3金属配線層は、前記第3領域内 に形成される

ことを特徴とする請求項8または9記載の不揮発性半導体記憶装置。

【請求項11】 前記第3金属配線層は、前記ビット線と同一レベルに位置する配線によって形成される

ことを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項12】 前記第3金属配線層は、前記ビット線と同一幅で形成される

ことを特徴とする請求項10または11記載の不揮発性半導体記憶装置。

【請求項13】 前記第2領域を挟んで隣接する前記ソース線の第1配線領域は行方向で互いに分離され、

前記第2領域を挟んで隣接する前記第1金属配線層は、該第2領域を介して行 方向で共通接続されている

ことを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項14】 電荷蓄積層と制御ゲートとを備える第1MOSトランジスタを含む複数のメモリセルと、

前記メモリセルがマトリクス状に配置されたメモリセルアレイと、

同一列にある前記メモリセルの前記第1MOSトランジスタのドレイン領域を 共通接続するビット線と、

同一行にある前記メモリセルの前記第1MOSトランジスタの制御ゲートが共通接続されて形成されたワード線と、

複数の前記メモリセルのソース領域を電気的に共通接続するソース線と、

前記ビット線のいずれかを選択するカラムデコーダと、

前記ワード線のいずれかを選択する第1ロウデコーダと

を具備し、前記ソース線は、同一行にある複数の前記メモリセルの前記第1M OSトランジスタのソース領域を電気的に共通接続する第1配線領域と、

各行に対応して形成された複数の前記第1配線領域を列方向で接続する第2配 線領域とを備える

ことを特徴とする不揮発性半導体記憶装置。

【請求項15】 前記ソース線より上のレベルに列方向に沿って形成され、 複数の第1コンタクトプラグによって、前記ソース線の前記第1、第2配線領域 と接続された第1金属配線層を更に備える

ことを特徴とする請求項14記載の不揮発性半導体記憶装置。

【請求項16】 前記第1金属配線層は、前記ビット線と同一レベルに位置する配線によって形成される

ことを特徴とする請求項15記載の不揮発性半導体記憶装置。

【請求項17】 前記第1金属配線層は、前記ビット線と同一幅で形成される

ことを特徴とする請求項15または16記載の不揮発性半導体記憶装置。

【請求項18】 前記メモリセルアレイは、それぞれが複数のメモリセル列を含む複数の第1領域と、

隣接する前記第1領域間に設けられ、1列の前記メモリセル列を含み、前記ソース線と前記第1金属配線層とが接続される第2領域と

を含み、前記ソース線の前記第2配線領域及び前記第1金属配線層は、前記第 2領域内に形成される

ことを特徴とする請求項15または16記載の不揮発性半導体記憶装置。

【請求項19】 前記メモリセルは、前記第1MOSトランジスタのソース 領域にドレインが接続された第2MOSトランジスタを更に含み、

前記ソース線は、複数の前記メモリセルにおける前記第2MOSトランジスタのソース領域を共通接続し、

同一行にある前記メモリセルの前記第2MOSトランジスタのゲートが共通接続されて形成されたセレクトゲート線と、

前記セレクトゲート線のいずれかを選択する第2ロウデコーダと、

前記セレクトゲート線毎に設けられ、対応する前記セレクトゲート線に電気的に接続され、且つ前記第2ロウデコーダが前記セレクトゲート線を選択するためのロウ選択信号を伝達する第2金属配線層とを更に備える

ことを特徴とする請求項14万至18いずれか1項記載の不揮発性半導体記憶装置。

【請求項20】 前記第2MOSトランジスタのゲートに接続される第2コンタクトプラグと、

前記第2コンタクトプラグ毎に設けられ、前記第2コンタクトプラグに電気的 に接続される第3金属配線層と、

前記第3金属配線層上に、前記第2金属配線層と接続されるようにして形成された第3コンタクトプラグとを更に備える

ことを特徴とする請求項19記載の不揮発性半導体記憶装置。

【請求項21】 前記メモリセルは、前記第1MOSトランジスタのソース 領域にドレインが接続された第2MOSトランジスタを更に含み、 前記ソース線は、複数の前記メモリセルにおける前記第2MOSトランジスタのソース領域を共通接続し、

同一行にある前記メモリセルの前記第2MOSトランジスタのゲートが共通接続されて形成されたセレクトゲート線と、

前記セレクトゲート線のいずれかを選択する第2ロウデコーダと、

前記セレクトゲート線毎に設けられ、対応する前記セレクトゲート線に電気的に接続され、且つ前記第2ロウデコーダが前記セレクトゲート線を選択するためのロウ選択信号を伝達する第2金属配線層と、

前記第2MOSトランジスタのゲートに接続される第2コンタクトプラグと、 前記第2コンタクトプラグ毎に設けられ、前記第2コンタクトプラグに電気的 に接続される第3金属配線層と、

前記第3金属配線層上に、前記第2金属配線層と接続されるようにして形成された第3コンタクトプラグとを更に備え、

前記第1領域は、前記セレクトゲート線と前記第2金属配線層とが接続される 第3領域を含み、

前記第3金属配線層及び前記第2、第3コンタクトプラグは、前記第3領域内 に形成される

ことを特徴とする請求項18記載の不揮発性半導体記憶装置。

【請求項22】 前記第3金属配線層は、対応する前記第2コンタクトプラグに接続される前記第2MOSトランジスタのゲートの上方領域から、該第2MOSトランジスタに接続される前記第1MOSトランジスタの制御ゲートの上方領域にかけて延設されている

ことを特徴とする請求項20または21記載の不揮発性半導体記憶装置。

【請求項23】 前記第3コンタクトプラグは、前記第2金属配線層上において、前記セレクトゲート線の中央部と、前記ワード線の中央部との間の領域の上方に形成される

ことを特徴とする請求項20万至22いずれか1項記載の不揮発性半導体記憶装置。

【請求項24】 前記第1領域内において、前記第1MOSトランジスタの

ドレイン領域に接続された第4コンタクトプラグと、

前記第4コンタクトプラグ毎に設けられ、該第4コンタクトプラグに接続され た第4金属配線層と、

前記第4金属配線層と前記ビット線とを接続する第5コンタクトプラグと を更に備え、前記第3金属配線層は、前記第4金属配線層と行方向の幅が略同 一である

ことを特徴とする請求項18または21記載の不揮発性半導体記憶装置。

【請求項25】 前記メモリセルアレイにおいて、マトリクス状に配置された前記メモリセルは、列方向で隣接するメモリセル同士で、前記第1MOSトランジスタのドレイン領域同士、または前記第2MOSトランジスタのソース領域同士を共有するように配置されており、

前記第2金属配線層は、前記セレクトゲート線の中央部と前記ワード線の中央 部との間の領域の上方に形成され、前記メモリセルの略中央部を通過する

ことを特徴とする請求項19乃至23いずれか1項記載の不揮発性半導体記憶装置。

【請求項26】 前記第2領域を挟んで隣接する前記ソース線の第1配線領域は、行方向で互いに分離されて、

前記第2領域を挟んで隣接する前記第2金属配線層は、該第2領域を介して行 方向で共通接続されている

ことを特徴とする請求項19乃至23いずれか1項記載の不揮発性半導体記憶装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、不揮発性半導体記憶装置に関する。例えば、フローティングゲートとコントロールゲートとを有するMOSトランジスタを含む不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】

従来から、不揮発性半導体メモリとして、NOR型フラッシュメモリやNAN D型フラッシュメモリが知られており、広く使用されている。

[0003]

近年では、NOR型フラッシュメモリとNAND型フラッシュメモリの両者の 長所を兼ね備えたフラッシュメモリが提案されている(例えば非特許文献1参照 )。このフラッシュメモリは、2つのMOSトランジスタを含むメモリセルを備 えている。このようなメモリセルにおいては、不揮発性記憶部として機能する一 方のMOSトランジスタが、コントロールゲートとフローティングゲートとを備 えた構造を有し、ビット線に接続されている。他方のMOSトランジスタは、ソ ース線に接続され、メモリセルの選択用として用いられる。

[0004]

#### 【非特許文献1】

Wei-Hua Liu 著、"A 2-Transistor Source-select(2TS) Flash EEPROM for 1.8V-Only Application"、Non-Volatile Semiconductor Memory Workshop 4.1、1997年

[0005]

# 【発明が解決しようとする課題】

しかし、上記従来のフラッシュメモリであると、セレクトゲート線やソース線 の配線抵抗が高いこと等により、動作信頼性が十分ではないという問題があった

[0006]

この発明は、上記事情に鑑みてなされたもので、その目的は、動作信頼性を向上できる不揮発性半導体記憶装置を提供することにある。

[0007]

#### 【課題を解決するための手段】

この発明の第1の態様に係る不揮発性半導体記憶装置は、電荷蓄積層と制御ゲートとを備える第1MOSトランジスタと、電流経路の一端が前記第1MOSトランジスタの電流経路の一端に接続された第2MOSトランジスタとを含む複数のメモリセルと、前記メモリセルがマトリクス状に配置され、且つ、列方向で隣

接するメモリセル同士が、前記第1MOSトランジスタの電流経路の他端同士、または前記第2MOSトランジスタの電流経路の他端同士を共有するように配置されたメモリセルアレイと、同一列にある前記メモリセルの前記第1MOSトランジスタの前記電流経路の他端を共通接続するビット線と、同一行にある前記メモリセルの前記第1MOSトランジスタの制御ゲートが共通接続されて形成されたワード線と、同一行にある前記メモリセルの前記第2MOSトランジスタのゲートが共通接続されて形成されたセレクトゲート線と、前記ビット線のいずれかを選択するカラムデコーダと、前記ワード線のいずれかを選択する第1ロウデコーダと、前記セレクトゲート線のいずれかを選択する第2ロウデコーダと、前記セレクトゲート線のいずれかを選択する第2ロウデコーダと、前記セレクトゲート線に設けられ、前記メモリセルの略中央部を通過するようにして行方向に沿って形成され、対応する前記セレクトゲート線に電気的に接続され、且つ前記第2ロウデコーダが前記セレクトゲート線を選択するためのロウ選択信号を伝達する第1金属配線層とを具備することを特徴としている。

### [0008]

上記構成の不揮発性半導体記憶装置によれば、セレクトゲート線のシャント配線として機能する第1金属配線層が、メモリセルの略中央部を通過している。すなわち、第1金属配線層は等間隔で配置される。従って、隣接する第1金属配線層間のカップリング容量を低減出来る。従って、第2MOSトランジスタの動作速度を向上でき、その結果、不揮発性半導体記憶装置の動作信頼性を向上できる

### [0009]

また、この発明の第2の態様に係る不揮発性半導体記憶装置は、電荷蓄積層と制御ゲートとを備える第1MOSトランジスタを含む複数のメモリセルと、前記メモリセルがマトリクス状に配置されたメモリセルアレイと、同一列にある前記メモリセルの前記第1MOSトランジスタのドレイン領域を共通接続するビット線と、同一行にある前記メモリセルの前記第1MOSトランジスタの制御ゲートが共通接続されて形成されたワード線と、複数の前記メモリセルのソース領域を電気的に共通接続するソース線と、前記ビット線のいずれかを選択するカラムデコーダと、前記ワード線のいずれかを選択する第1ロウデコーダとを具備し、前

記ソース線は、同一行にある複数の前記メモリセルの前記第1MOSトランジスタのソース領域を共通接続する第1配線領域と、各行に対応して形成された複数の前記第1配線領域を列方向で接続する第2配線領域とを備えることを特徴としている。

[0010]

上記構成の不揮発性半導体記憶装置によれば、ソース線は第1配線領域及び第2配線領域を含んでいる。すなわち、ソース線は列方向に沿って連続的に形成される。従って、読み出し電流は行線方向だけでなく列線方向にも流れることが出来、ソース線の抵抗値を低減出来る。従って、読み出し時においてソース線の電位が上昇することを抑制でき、不揮発性半導体記憶装置の動作信頼性を向上できる。

[0011]

## 【発明の実施の形態】

以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

[0012]

この発明の第1の実施形態に係る不揮発性半導体記憶装置について図1を用いて説明する。図1は、本実施形態に係るフラッシュメモリのブロック図である。

[0013]

図示するように、フラッシュメモリ10は、メモリセルアレイ11、カラムデコーダ12、センスアンプ13、第1ロウデコーダ14、第2ロウデコーダ15、及びソース線ドライバ16を備えている。

[0014]

メモリセルアレイ11は、マトリクス状に配置された複数個((m+1)×(n+1)個、但しm、nは自然数)のメモリセルMC00~MCmnを有している。メモリセルMCの各々は、互いに電流経路が直列接続されたメモリセルトランジスタMTと選択トランジスタSTとを有している。メモリセルトランジスタMTは、半導体基板上にゲート絶縁膜を介在して形成されたフローティングゲートと、フローティングゲート上にゲート間絶縁膜を介在して形成されたコントロ

ールゲートとを有する積層ゲート構造を備えている。そして、メモリセルトランジスタMTのソース領域が選択トランジスタSTのドレイン領域に接続されている。また、列方向で隣接するメモリセルMC同士は、選択トランジスタSTのソース領域、またはメモリセルトランジスタMTのドレイン領域を共有している。

[0015]

同一行にあるメモリセルMCのメモリセルトランジスタMTの制御ゲートは、ワード線WLO~WLmのいずれかに共通接続され、同一行にあるメモリセルの選択トランジスタSTのゲートは、セレクトゲート線SGO~SGmのいずれかに接続されている。また、同一列にあるメモリセルMCのメモリセルトランジスタMTのドレインは、ビット線BLO~BLnのいずれかに共通接続されている。そして、メモリセルMCの選択トランジスタSTのソースはソース線SLに共通接続され、ソース線ドライバ16に接続されている。

[0016]

カラムデコーダ12は、カラムアドレス信号をデコードして、カラムアドレス デコード信号を得る。そして、カラムアドレスデコード信号に基づいて、ビット 線BLO~BLnのいずれかを選択する。

[0017]

第1、第2ロウデコーダ14、15は、ロウアドレス信号をデコードして、ロウアドレスデコード信号を得る。そして、第1ロウデコーダ14は、書き込み時においてワード線WL0~WLmのいずれかを選択する。第2ロウデコーダ15は、読み出し時において、セレクトゲート線SG0~SGmのいずれかを選択する。

[0018]

センスアンプ13は、第2ロウデコーダ15及びカラムデコーダ12によって 選択されたメモリセルMCから読み出したデータを増幅する。

[0019]

ソース線ドライバ16は、読み出し時において、ソース線 S L に電圧を供給する。

[0020]

次に、メモリセルアレイ11の平面パターンについて、図2乃至図5を用いて 説明する。図2はメモリセルアレイ11の一部領域の平面図である。また図3乃 至図5は、素子領域、ワード線、及びセレクトゲート線に加えて、それぞれ第1 層目乃至第3層目の金属配線層の平面パターンを示した平面図であり、図示する 領域は図2に対応している。

#### [0021]

図2乃至図5に示すように、半導体基板100中に、第1方向に沿ったストライプ形状の素子領域AAが、第1方向に直交する第2方向に沿って複数形成されている。そして、複数の素子領域AAを跨ぐようにして、第2方向に沿ったストライプ形状のワード線WLO~WLm及びセレクトゲート線SGO~SGmが形成されている。そして、ワード線WLO~WLmと素子領域AAとが交差する領域には、メモリセルトランジスタMTが形成され、セレクトゲート線SGO~SGmと素子領域AAとが交差する領域には、選択トランジスタSTが形成されている。また、ワード線WLO~WLmと素子領域AAとが交差する領域には、メモリセルトランジスタMT毎に分離されたフローティングゲート(図示せず)が形成されている。

## [0022]

なお、前述の通り、隣接するメモリセルMC同士は、セレクトゲート線SGまたはワード線WL同士が隣り合っている。なお、4列の素子領域AA群を、第1素子領域群AAG1と呼ぶことにする。そして、隣接する第1素子領域群AAG1間において、1列の素子領域AAが形成されている領域をソースコンタクト領域SCAと呼ぶことにする。第1素子領域群AAG1内に形成されるメモリセルMCは、データの記憶用として用いられる。しかし、ソースコンタクト領域SCA内のメモリセルMCは、ダミーのメモリセルであって、データの記憶用としては用いられない。また、2列の第1素子領域群AAG1毎に、スティッチ領域SA1が形成されている。本実施例ではスティッチ領域SA1内には素子領域AAは形成されない。またスティッチ領域SA1の幅は、1本の素子領域AAと、各素子領域AA間に形成された素子分離領域STIとを加えた幅に等しい。なおスティッチ領域SA1上にも、ワード線WLO~WLm及びセレクトゲート線SG

○~SGmは形成されている。しかし、スティッチ領域SA1内に存在するワード線WLO~WLm及びセレクトゲート線SG0~SGmは、実質的にメモリセルを構成するものではない。また、スティッチ領域SA1において、セレクトゲート線SG○~SGmは、その一部が幅広に形成されている。特に、隣接するセレクトゲート線側に凸となるように形成されている。この領域を、以後シャント領域SA2と呼ぶことにする。

## [0023]

次に、図2及び図3を用いて、ワード線WL0~WLm及びセレクトゲート線 SG0~SGmの上に存在する1層目の金属配線層のパターンについて説明する 。なお図3においては斜線を付した領域が、1層目の金属配線層である。

### [0024]

図示するように、隣接するセレクトゲート線SG間(SG0~SG1間、SG 2~SG3間、…)には、それぞれ第2方向に沿ったストライプ形状の金属配線 層20が形成されている。金属配線層20は、ソース線の一部となるものである 。金属配線層20の長手方向(第2方向)は、スティッチ領域SA1で分離され ている。すなわち、第2素子領域群AAG2毎に独立した形状を有している。そ して金属配線層20は、選択トランジスタSTのソース領域とコンタクトプラグ CP1により接続されている。本実施例では、ソースコンタクト領域SCA内で はコンタクトプラグCP1は形成されておらず、金属配線層20とソースコンタ クト領域SCAにおけるメモリセルのソース領域とは電気的に接続されない。ま た、第1素子領域群AAG1内のメモリセルトランジスタMTのドレイン領域上 には、島状のパターンの金属配線層21が形成されている。各金属配線層21は 互いに分離されており、対応するメモリセルトランジスタMTのドレイン領域と コンタクトプラグCP2により接続されている。従って、第2方向に沿って並ん だ複数の金属配線層21群と、第2方向に沿ったストライプ形状の金属配線層2 0とが、第1方向に沿って交互に配置された格好となっている。更に、スティッ チ領域SA1においても、島状のパターンの金属配線層22が形成されている。 金属配線層22は、1組のワード線及びセレクトゲート線毎(WLOとSG1の 1組、WL1とSG1の1組、…毎)に設けられている。そして、対応するセレ

クトゲート線SGのシャント領域SA2と、コンタクトプラグCP3により接続されている。金属配線層22は、第2方向に沿った長さが、金属配線層21と略同一である。そして第1方向に沿っては、対応するセレクトゲート線SGの上部から対応するワード線WLの上部にかけて延設されている。但し、隣接する金属配線層22同士は互いに分離されている。

[0025]

次に、図2及び図4を用いて、1層目の金属配線層20~22の上に存在する 2層目の金属配線層のパターンについて説明する。なお図4においては斜線を付 した領域が、2層目の金属配線層である。

[0026]

図示するように、第1素子領域群AAG1内においては、素子領域AA上に、 第1方向に沿ったストライプ形状の金属配線層23が形成されている。金属配線 層23は、ビット線BL0~BLnとして機能するものであり、コンタクトプラ グCP4によって、第1層目の金属配線層21と接続されている。また、ソース コンタクト領域SCAにおいても、金属配線層23と同様のパターンの金属配線 層24が形成されている。従って、金属配線層24の線幅は、金属配線層23と 同一である。そして金属配線層24は、ソース線SLの一部として機能するもの であり、コンタクトプラグCP5によって、第1層目の金属配線層20と接続さ れている。すなわち、第1方向で分離されている複数の金属配線層20が、金属 配線層24によって共通接続されている。また、スティッチ領域SA1において は、島状のパターンの金属配線層25が形成されている。金属配線層25は、1 組のワード線及びセレクトゲート線毎、すなわち第1層目の金属配線層22毎に 設けられている。そして、金属配線層25は、金属配線層22と略同一のパター ンを有しており、金属配線層22とオーバーラップしている。また、金属配線層 25は、コンタクトプラグCP6によって、金属配線層22と接続されている。 なお図2及び図4では、コンタクトプラグ25はワード線WLの直上に位置して いるが、金属配線層22と25とを接続できる位置で有れば限定されるものでは ない。

[0027]

次に、図2及び図5を用いて、2層目の金属配線層23~25の上に存在する 3層目の金属配線層のパターンについて説明する。なお図5においては斜線を付 した領域が3層目の金属配線層である。

#### [0028]

図示するように、第2方向に沿ったストライプ形状の金属配線層26が形成されている。金属配線層26は、1組のワード線及びセレクトゲート線毎(WLOとSG1の1組、WL1とSG1の1組、…毎)に設けられている。そして、対応するセレクトゲート線に電気的に接続されている第2層目の金属配線層25と、コンタクトプラグCP7によって接続されている。すなわち、各金属配線層25は、セレクトゲート線SG0~SGmのシャント配線として機能する。また、金属配線層25は、ワード線WLの中央部と、該ワード線WLに対応するセレクトゲート線SGの中央部との間の領域に形成されている。換言すれば、メモリセルMCの中央部を通過する。従って、複数の金属配線層26は、第1方向に沿った互いの間隔が、等間隔となるよう配置されている。そして、金属配線層26は、第2方向で隣接する第2素子領域群AAG2間で共通接続されている。

## [0029]

次に、上記構成のフラッシュメモリの断面構造について説明する。まず、第2素子領域群AAG2の断面構造について、図6乃至図8を用いて説明する。図6は図2におけるX1-X1、線方向に沿った断面図であり、図7は図2におけるY1-Y1、線に沿った断面図であり、図8は図2におけるY2-Y2、線に沿った断面図である。

#### [0030]

図示するように、半導体基板100中には、素子分離領域STIが形成されている。そして、素子分離領域STIによって周囲を取り囲まれた領域が、素子領域AAとなっている。半導体基板100の素子領域AA上には、ゲート絶縁膜30が形成され、ゲート絶縁膜30上に、メモリセルトランジスタMT及び選択トランジスタSTのゲート電極が形成されている。メモリセルトランジスタMT及び選択トランジスタSTのゲート電極は、ゲート絶縁膜30上に形成された多結晶シリコン層31、多結晶シリコン層31上に形成されたゲート間絶縁膜32、

及びゲート間絶縁膜32上に形成された多結晶シリコン層33を有している。ゲ - ト間絶縁膜32は、例えばシリコン酸化膜、またはシリコン酸化膜とシリコン 窒化膜との積層構造であるON膜、NO膜、またはONO膜で形成される。多結 晶シリコン層31は、図7に示すように、隣接する素子領域AA間で互いに分離 されており、メモリセルトランジスタMTにおいてはフローティングゲートとし て機能する。また、多結晶シリコン層33はコントロールゲート(ワード線WL )として機能する。そして、隣接する素子領域AA間で共通接続されている。選 択トランジスタSTにおいては、シャント領域でゲート間絶縁膜32の一部が除 去されており、多結晶シリコン層31、33は電気的に接続されている。そして 、多結晶シリコン層31、33が、セレクトゲート線SGとして機能する。選択 トランジスタSTにおいても、多結晶シリコン層33と多結晶シリコン層31は 、隣接する素子領域AA間で共通接続されている。すなわち、メモリセルトラン ジスタMTの様に、フローティングゲートがセルごとに分離されているのではな く全て繋がっている。そして隣接するゲート電極間に位置する半導体基板100 表面内には、不純物拡散層34が形成されている。不純物拡散層34は、隣接す るトランジスタ同士で共用されている。

[0031]

前述の通り、メモリセルトランジスタMTと選択トランジスタSTとを含むメモリセルMCは、次のような関係を有して形成されている。すなわち、隣接するメモリセルMC、MCは、互いに選択トランジスタST同士、またはメモリセルトランジスタMT同士が隣り合っている。そして、隣り合ったもの同士は不純物拡散層34を共有している。従って、隣接する2つのメモリセルMC、MCは、選択トランジスタST同士が隣り合う場合には、2つの選択トランジスタST、STが共有する不純物拡散層34を中心にして、対称に配置されている。逆に、メモリセルトランジスタMT同士が隣り合う場合には、2つのメモリセルトランジスタMT、MTが共有する不純物拡散層34を中心にして、対称に配置されている。

[0032]

そして、半導体基板100上には、上記メモリセルトランジスタMT、及び選

択トランジスタSTを被覆するようにして、層間絶縁膜35が形成されている。 層間絶縁膜35中には、2つの選択トランジスタST、STが共有する不純物拡 散層(ソース領域)34に達するコンタクトプラグCP1が形成されている。そ して層間絶縁膜35上には、コンタクトプラグCP1に接続される金属配線層2 0が形成されている。金属配線層20は、ソース線SLとして機能する。また、 層間絶縁膜35中には、2つのメモリセルトランジスタMT、MTが共有する不 純物拡散層(ドレイン領域)34に達するコンタクトプラグCP2が形成されて いる。そして層間絶縁膜35上には、コンタクトプラグCP2が形成されて いる。そして層間絶縁膜35上には、コンタクトプラグCP2に接続される金属 配線層21が形成されている。

[0033]

層間絶縁膜35上には、金属配線層20、21を被覆するようにして、層間絶縁膜36が形成されている。そして、層間絶縁膜36中には、金属配線層21に達するコンタクトプラグCP4が形成されている(図7参照)。そして、層間絶縁膜36上には、複数のコンタクトプラグCP4に共通に接続された金属配線層23が形成されている(図7参照)。金属配線層23は、ビット線BLとして機能する。また層間絶縁膜36内には金属配線層20に達するコンタクトプラグCP5が形成されている(図8参照、ソースコンタクト領域SCA)。そして、層間絶縁膜36上には、複数のコンタクトプラグCP5をビット線方向で共通接続する金属配線層24が形成されている(図8参照、ソースコンタクト領域SCA)。金属配線層24は、ソース線SLの一部として機能する。

[0034]

層間絶縁膜36上には、金属配線層23、24を被覆するようにして、層間絶縁膜37が形成されている。そして、層間絶縁膜37上には金属配線層26が形成されている。そして、層間絶縁膜37上には、金属配線層26を被覆するようにして、層間絶縁膜38が形成されている。

[0035]

次に、スティッチ領域SAの断面構造について、図6及び図9を用いて説明する。図9は図2におけるY3-Y3'線に沿った断面図である。

[0036]

図示するように、半導体基板100中には素子分離領域STIが形成されてい る。そして、素子分離領域STI上に、フローティングゲート及びコントロール ゲート、並びに選択トランジスタのゲート電極が形成されている。半導体基板1 00上に形成された層間絶縁膜35中には、選択トランジスタの多結晶シリコン 層33に達するコンタクトホールCP3が形成されている。そして、層間絶縁膜 35上には、金属配線層22が形成されている。金属配線層22は、対応する選 択トランジスタのゲート電極上部を被覆し、且つ、当該選択トランジスタに対応 するメモリセルトランジスタの積層ゲート電極上部を被覆するように延設されて いる(図9参照)。層間絶縁膜35上には、金属配線層22を被覆するようにし て層間絶縁膜36が形成されている。層間絶縁膜36中には、金属配線層22に 達するコンタクトプラグСР6が形成され、層間絶縁膜36上にはコンタクトプ ラグCP6と接続される金属配線層25が形成されている。金属配線層25も金 属配線層22と同様に、対応する選択トランジスタのゲート電極上部を被覆し、 且つ、当該選択トランジスタに対応するメモリセルトランジスタの積層ゲート電 極上部を被覆するように延設されている(図9参照)。層間絶縁膜36上には層 間絶縁膜37が形成され、層間絶縁膜37中には金属配線層25に達するコンタ クトプラグCP7が形成されている。図9に示すように、コンタクトプラグCP 7は、メモリセルの中央部に位置している。換言すれば、メモリセルトランジス タMTの積層ゲートの中央部と、選択トランジスタSTのゲート電極の中央部と の間の領域上に形成されている。層間絶縁膜37上には、金属配線層26が形成 されている。図9に示されるように、複数の金属配線層26は、層間絶縁膜37 上に等間隔に配置されている。そして、層間絶縁膜37上に、金属配線層26を 被覆するようにして層間絶縁膜38が形成されている。

[0037]

次に、上記構成のフラッシュメモリの動作について説明する。

# <書き込み動作>

データの書き込みは、いずれかのワード線に接続された全てのメモリセルに対して一括して行われる。そして、メモリセルトランジスタMTのフローティングゲートに電子を注入するか否かで"O"データ、"1"データを書き分ける。電

子のフローティングゲートへの注入は、Fowler-Nordheim (FN) tunnelingによって行われる。

[0038]

以下、書き込み動作の詳細について、図1及び図10を用いて説明する。図10は、書き込み時のメモリセルアレイ11の様子を示す回路図である。

[0039]

[0040]

そして、第1ロウデコーダ14が、ワード線WLO $\sim$ WLmのいいずれかを選択する。そして、選択ワード線にVpp(例えば10V)を与える。また、第2ロウデコーダ15は、セレクトゲート線SGO $\sim$ SGmをVBB(-6V)とする。またメモリセルの基板もVBB(-6V)とする。従って、全ての選択トランジスタSTはオフ状態となる。従って、選択トランジスタSTとソース線SLとは電気的に分離される。

[0041]

上記の結果、"1"データまたは"0"データに対応する電位が、ビット線BL0~BLnを介してメモリセルトランジスタMTのドレイン領域に与えられる。すると、選択ワード線WLにはVpp(10V)が印加され、"1"データを書き込むべきメモリセルトランジスタMTのドレイン領域には0Vが印加され、"0"データを書き込むべきメモリセルトランジスタMTのドレイン領域にはVBB(-6V)が印加される。従って、"1"データを書き込むべきメモリセルトランジスタMTでは、ゲート・ドレイン間の電位差(10V)が十分ではないので、フローティングゲートに電子は注入されず、メモリセルトランジスタMTは負の閾値を保持する。他方、"0"データを書き込むべきメモリセルトランジスタMTでは、ゲート・ドレイン間の電位差(16V)が大きいため、フローティン

グゲートに電子がFN tunnelingによって注入される。その結果、メモリセルトランジスタMTの閾値は正に変化する。

[0042]

例えば図10は、ワード線WL0に接続されたメモリセルにデータを書き込み場合について示している。まず、ワード線WL0が第1ロウデコーダ14によって選択され、ワード線WL0にVppが印加される。その他のワード線WL0~WLmは0Vである。また全てのセレクトゲート線SG0~SGmはVBB(-6V)である。その状態で、ビット線BL0~BLnの各々に、0VまたはVBBが印加される。すると、ワード線WL0に接続され、且つVBBが印加されているビット線に接続されているメモリセルMCでは、フローティングゲートへ電子が注入される。他方、ワード線WL1~WLmに接続されているメモリセルMCでは、ワード線WL1~WLmの電位が0Vであるので、ビット線BL0~BLnの電位に関わらず、フローティングゲートへの電子の注入は行われない。以上のようにして、1ページのメモリセルMCに一括してデータが書き込まれる。

[0043]

## <読み出し動作>

データの読み出しは、いずれかのワード線に接続された複数のメモリセルから 一括して読み出す事ができる。

[0044]

以下、読み出し動作の詳細について、図1及び図11を用いて説明する。図1 1は、読み出し時のメモリセルアレイ11の様子を示す回路図である。

[0045]

まず図1において、第2ロウデコーダ15が、セレクトゲート線SGO~SGmのいずれかを選択する。選択セレクトゲート線には、"H"レベル(例えばVcc)が与えられる。非選択セレクトゲート線は全て"L"レベル(例えばOV)である。従って、選択セレクトゲート線に接続された選択トランジスタSTはオン状態となり、非選択セレクトゲート線に接続された選択トランジスタSTはオフ状態となる。従って、選択メモリセル内の選択トランジスタSTは、ソース線SLと電気的に接続される。また第1ロウデコーダ14は、全てのワード線WL

0~WLmを "L" レベル (0 V) とする。また、ソース線ドライバ16は、ソース線 SLの電位を 0 Vとする。

[0046]

そして、ビット線BLO~BLnのそれぞれに、例えば1V程度の電圧が与えられる。すると、"1"データが書き込まれているメモリセルMCのメモリセルトランジスタMTは、閾値電圧が負であるから、オン状態となる。従って、選択セレクトゲート線に接続されているメモリセルMCでは、ビット線からメモリセルトランジスタMT及び選択トランジスタSTの電流経路を介して、ソース線SLに向かって電流が流れる。他方、"0"データが書き込まれているメモリセルMCのメモリセルトランジスタMTは、閾値電圧が正であるから、オフ状態である。従って、ビット線からソース線に向かって電流は流れない。

[0047]

以上の結果、ビット線BLO~BLnの電位が変化し、その変化量をセンスアンプ13が増幅することによって読み出し動作が行われる。

[0048]

例えば図11は、ワード線WLOに接続されたメモリセルからデータを読み出す場合について示している。まず、セレクトゲート線SGOが第2ロウデコーダ15によって選択され、セレクトゲート線SGOにVccが印加される。その他のセレクトゲート線SGO~SGmはOVである。また全てのワード線WLO~WLmもOVである。その状態で、ビット線BLO~BLnの各々に、1V程度の電圧が印加される。すると、セレクトゲート線SGOに接続され、且つ"1"データが書き込まれているメモリセルMCに接続されているビット線には電流が流れて、電位は低下する。他方、"O"データが書き込まれているメモリセルMCに接続されているビット線には電流が流れて、電位は低下する。他方、"O"データが書き込まれているメモリセルMCに接続されているビット線には電流が流れず、電位は不変である。以上のようにして、1ページのメモリセルMCから一括してデータが読み出される。

[0049]

## <消去動作>

データの消去は、ウェル領域を共用する全てのメモリセルについて一括して行われる。従って、図1の例であると、メモリセルアレイ11に含まれる全てのメ

モリセルが同時に消去される。

[0050]

図1において、第1ロウデコーダ14は、全てのワード線WL0~WLmの電位をVBB(-6V)とする。また、半導体基板(ウェル領域)の電位はVpp(10V)とされる。その結果、メモリセルMCのメモリセルトランジスタのフローティングゲートから電子がFN tunnelingによって半導体基板に引き抜かれる。その結果、全てのメモリセルMCの閾値電圧が負となり、データが消去される。

[0051]

上記のように、この発明の第1の実施形態に係るフラッシュメモリであると、 以下の効果が得られる。

[0052]

(1) 読み出し動作信頼性を向上できる①。

本実施形態に係る構成であると、セレクトゲート線SGのシャント配線として 金属配線層26が形成されている。通常、選択トランジスタSTのゲート電極は 多結晶シリコンなどによって形成される。多結晶シリコンは、抵抗値が比較的高 いため、ロウ選択信号の伝達に時間がかかる。従って、従来構成では選択トラン ジスタの動作が遅く、その結果フラッシュメモリの読み出し動作が遅くなってい た。

[0053]

しかし本実施形態であると、金属材料を用いた、低抵抗の金属配線層26によってロウ選択信号を伝達する。従って、第2ロウデコーダ15から出力されるロウ選択信号が迅速に選択トランジスタSTのゲート電極に達する。従って、選択トランジスタの動作速度を向上出来、その結果、フラッシュメモリの読み出し動作信頼性を向上できる。

[0054]

(2) 読み出し動作信頼性を向上できる②

本実施形態に係る構成であると、図5、図7~図8に示すように、セレクトゲート線のシャント配線として機能する金属配線層26は、等間隔で配置されている。従って、隣接する金属配線層26間のカップリング容量を低減出来る。従っ

て、選択トランジスタSTの動作速度を向上でき、その結果、フラッシュメモリ の読み出し動作信頼性を向上できる。

[0055]

#### (3) 読み出し動作信頼性を向上できる③

本実施形態に係る構成であると、図3及び図4に示すように、ビット線方向で分離された複数の金属配線層20(ソース線の一部)を、その上層の金属配線層24(ソース線の一部)によって共通接続している。従って、金属配線層20は、ビット線方向で全てが電気的に接続されるので、ソース線SLの抵抗値を低減することが出来る。

[0056]

読み出し時においてソース線SLには0Vが印加される。この点、従来のようにソース線の抵抗値が高いと、ソース線の電位が上昇してしまう。その結果、メモリセルに大きな読み出し電流を流すことが困難であった。

[0057]

しかし本実施形態で有れば、ソース線の抵抗が低いので、ソース線の電位の上昇を抑制できる。従って、大きな読み出し電流を流すことが出来る。その結果、フラッシュメモリの読み出し動作信頼性を向上できる。

[0058]

#### (4) 製造プロセスが容易となる①。

本実施形態では、セレクトゲート線のシャント配線26とセレクトゲート線とを接続するスティッチ領域SA1を設けている。そしてスティッチ領域SA1において、金属配線層22、25、及びコンタクトプラグCP3、CP6、CP7を介して、シャント配線26とセレクトゲート線SGとを接続している。

[0059]

本実施形態では、セレクトゲート線は、メモリセルトランジスタの積層ゲートと同様に、下層の多結晶シリコン膜31、ゲート間絶縁膜32及び上層の多結晶シリコン膜33を含んでいる。そして、一部領域のゲート間絶縁膜32が除去されている。従って、セレクトゲート線にコンタクトを取る際に、多結晶シリコン膜33を除去する必要がない。このような場合、セレクトゲート線のシャント配

線26とセレクトゲート線SGとのコンタクト領域を、非常に小さくできる。すなわち、金属配線層22、25は、非常に小さな面積を有する孤立パターンとなる。より具体的には、金属配線層22、25は、セレクトゲート線へのコンタクト面積と、配線との接続を加味したリソグラフィ時のマージンを合わせた面積で足りる。

[0060]

しかし、小さな面積の孤立パターンで形成された金属配線層は、配線加工を行う際等に飛んでしまったりすることが多く、プロセスの不安定を招き、歩留まり 低下の原因となる。

[0061]

この点、本実施形態に係る構成であると、図3、図4に示すように、金属配線層22、25は、セレクトゲート線上から、メモリセルトランジスタのコントロールゲート上にかけて延設されている。すなわち、孤立パターンとなる金属配線層22、25を、ビット線方向に延ばすことによって、その面積を増加させている。従って、加工時に金属配線層22、25が失われることを抑制でき、製造プロセス信頼性を向上できる。

[0062]

また本実施形態に係る構成であると、金属配線層22、25をの面積を増加させるために、ワード線方向ではなくビット線方向に金属配線層22、25を延ばしている。従って、メモリセルアレイ11の面積が増大することを防止出来る。

[0063]

更に、本効果は、本実施形態のように隣接するメモリセルMCがビット線コンタクトを共有する場合に顕著に得られる。それは、金属配線層22、25をビット線方向で且つ隣接するコントロールゲート方向に延ばしているからである。従って、隣接する金属配線層22同士、または金属配線層25同士がショートしてしまうことを抑制できる。以上の結果、製造プロセスを容易に出来る。

[0064]

(5) 製造プロセスが容易となる②

本実施形態であると、ソースコンタクト領域SCAにもダミーのメモリセルが

形成されている。このダミーのメモリセルは、第1素子領域群AA1内のメモリセルMCと同一のパターンを有している。すなわち、ソースコンタクト領域SCAに及び第1素子領域群AA1においては、一定の規則性が保たれている。また、スティッチ領域SA1内においても、セレクトゲート線及びワード線が形成されている。すなわち、スティッチ領域SA1においても、メモリセルMCと同様のパターンの多結晶シリコン膜31、ゲート間絶縁膜32、及び多結晶シリコン膜33が形成されている。従って、メモリセルアレイ内においては、一様な規則性が保たれている。その規則性は、ソースコンタクト領域SCAやスティッチ領域SA1で乱されることが無い。従って、メモリセルアレイ内における各層の加工を、不要な面積増加を招くことなく容易にすることが出来、製造プロセスの容易化に寄与する。

[0065]

#### (6) 製造プロセスが容易となる③

本実施形態であると、複数の金属配線層20を接続する金属配線層24は、ビット線と同じレベルに形成され、且つビット線と同一のパターンを有している。従って、ビット線が形成されるレベルの金属配線層の規則性は、ソースコンタクト領域においても乱されることがない。そして、金属配線層23、24を同一のリソグラフィ工程でパターニングすることが出来る。従って、ソース線となる金属配線層24の加工を、不要な面積増加を招くことなく容易とすることが出来、且つ、容易に金属配線層20をビット線方向で接続出来る。

[0066]

次に、この発明の第2の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1の実施形態において、ソース線SLのパターンを変えたものである。本実施形態に係るフラッシュメモリのブロック構成は図1と同様であるので説明は省略する。図12は、本実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図である。また図13はソース線に着目した図面であり、図12において金属配線層26の図示を廃し、ソース線SLの領域に斜線を付したものである。

[0067]

図示するように、ソースコンタクト領域SCAにおいて、隣接する金属配線層20を接続する金属配線層40が形成されている。この金属配線層20は、金属配線層20と同一のレベル(第1層目)に形成されている。すなわち、ソース線SLは、金属配線層20、40を含んでいる。更に換言すれば、ソース線SLは梯子状の形状を有している。

[0068]

なお、本実施形態では上記第1の実施形態における金属配線層24は廃され、 金属配線層26は、セレクトゲート線SGの直上に位置している。

[0069]

次に、本実施形態に係るフラッシュメモリの断面構造について説明する。図14は、図12におけるX2-X2,線、図15は図12におけるY4-Y4,線、図16は図12におけるY5-Y5,線に沿った断面図である。

[0070]

図示するように、ソースコンタクト領域SCAでは、隣接する金属配線層20間に、金属配線層20と接続される金属配線層40が形成されている。すなわち、隣接する2本のワード線間の領域上の層間絶縁膜35上に、金属配線層40が形成されている。そして、セレクトゲート線のシャント配線として機能する金属配線層26は、選択トランジスタのゲート電極の直上に位置している。その他の構成は、上記第1の実施形態と同様であるので説明は省略する。また、図12におけるY6-Y6 線に沿ったスティッチ領域の断面構造は、第1の実施形態で説明した図9の構造において、金属配線層26を、選択トランジスタのゲート電極の直上に移動させた以外は同様であるので説明は省略する。

[0071]

上記本実施形態に係る構成であると、上記第1の実施形態で説明した(1)、

(4)、(5)の効果が得られる。更に、下記(7)の効果が得られる。

[0072]

(7)読み出し動作信頼性を向上できる④

本実施形態に係る構成であると、図12、図13に示すように、ソース線SL は金属配線層20、40を含んでいる。そして、同一行のコンタクトプラグCP 1毎に設けられた複数の金属配線層20は、金属配線層40によって接続されている。すなわち、ソース線SLはビット線方向で分離されていない。従って、読み出し電流はワード線方向だけでなくビット線方向にも流れることが出来、ソース線SLの抵抗値を低減出来る。

[0073]

従って、読み出し時においてソース線SLの電位が上昇することを抑制でき、 フラッシュメモリの読み出し信頼性を向上できる。

[0074]

次に、この発明の第3の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第2の実施形態において、第1の実施形態で説明した金属配線層24を更に設けたものである。従って、本実施形態に係るフラッシュメモリのブロック構成は図1と同様であるので、説明は省略する。図17は、本実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図である。また図18はソース線及び金属配線層24に着目した図面であり、図17において金属配線層26の図示を廃し、ソース線SL及び金属配線層24の領域に斜線を付したものである。

[0075]

図示するように、本実施形態に係るフラッシュメモリは、上記第2の実施形態で説明した図13において、ソースコンタクト領域SCAに金属配線層24を形成したものである。金属配線層24は、ビット線となる金属配線層23と同一のレベル(第2層目)に形成され、金属配線層23と同一の線幅を有している。そしてソースコンタクト領域SCAにおいて、金属配線層20、40と金属配線層24とは、コンタクトプラグCP5によって接続されている。すなわち、ソース線SLは、金属配線層20、40、24を含んでいる。その他の構成は、上記第2の実施形態と同様である。

[0076]

次に、本実施形態に係るフラッシュメモリの断面構造について説明する。図19は、図17におけるX3-X3'線、図20は図17におけるY7-Y7'線、図21は図17におけるY8-Y8'線に沿った断面図である。

[0077]

図示するように、ソースコンタクト領域SCAでは、金属配線層20、40上に、金属配線層24が形成されている。すなわち、ソースコンタクト領域SCAにおける層間絶縁膜36上に、金属配線層24が形成されている。そして、層間絶縁膜36中に形成されたコンタクトプラグCP5によって、両者は接続されている。またコンタクトプラグCP5は、コンタクトプラグCP1と同一行、及びコンタクトプラグCP2、CP4と同一行にあるように形成されている。しかし、コンタクトプラグCP5は金属配線層20、40のいずれの位置に形成されても良い。その他の構成は、上記第2の実施形態と同様であるので説明は省略する。また、図17におけるY9-Y9、線に沿ったスティッチ領域の断面構造は、第1の実施形態で説明した図9の構造において、金属配線層26を、選択トランジスタのゲート電極の直上に移動させた以外は同様であるので説明は省略する。

[0078]

上記本実施形態に係る構成であると、上記第1の実施形態で説明した(1)、(3)、(4)、(5)、(6)及び上記第2の実施形態で説明した(7)の効果が得られる。更に下記(8)の効果が得られる。

### (8) 読み出し動作信頼性を向上できる⑤

本実施形態に係る構成であると、図17、図18に示すように、ソース線SLは第1層目の金属配線層及び第2層目の金属配線層を含んでいる。そして、第1層目と第2層目の金属配線層同士は、コンタクトプラグCP5によって接続されている。この点は、上記第1の実施形態と同様である。しかし本実施形態に係る構成では、第1層目の金属配線層は、金属配線層20、40を含んでいる。従って、ソースコンタクト領域SCAにおいては、ソース線がビット線方向に沿ったストライプ形状に形成されている。従って、第1層目の金属配線層20、40と第2層目の金属配線層24とを接続するコンタクトプラグCP5は、ソースコンタクト領域SCAのいたる場所に形成することが出来る。図17、図18に示す例であると、4本のワード線及びセレクトゲート線当たり、コンタクトプラグCP5の数は5つであるが、その数は適宜増やすことが出来る。

[0079]

この点、コンタクトプラグは、電流の集中によって劣化し易いという特性がある。従って、ソース線を第1層目の金属配線層と第2層目の金属配線層で形成した場合、両者の間を接続するコンタクトプラグの数が少ないと、コンタクトプラグに電流が集中して、コンタクトプラグが破壊される虞がある。そして、コンタクトプラグが破壊されることは、ソース線SLの高抵抗化に繋がる。

[0080]

しかし本実施形態に係る構成では、コンタクトプラグCP5の数を大幅に増やすことが可能となり、コンタクトプラグCP5が破壊されることを防止できる。 従って、ソース線SLの抵抗の低抵抗化が図られ、読み出し動作の信頼性を向上できる。

[0081]

次に、この発明の第4の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1、第2の実施形態を組み合わせたものである。本実施形態に係るフラッシュメモリのブロック構成は、図1と同様であるので、説明は省略する。図22は、本実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図である。なお図22においては、最上のレベルにある金属配線層26に斜線を付している。また図23は、図22におけるY11-Y11、線に沿った断面図である。なお、図22におけるX4-X4、線、Y10-Y10、線、Y12-Y12、線に沿った断面構造は、それぞれ第2の実施形態で説明した図14に示す構成、第1の実施形態で説明した図7においてコンタクトプラグCP5を廃した構成、及び図9に示す構成と同様であるので図示は省略する。

[0082]

図示するように、上記第2の実施形態で説明した図12、図13に示す構成において、金属配線層26が、第1の実施形態と同様にメモリセルMCの中央部を通過している。言い換えれば、ワード線の中央部と、当該ワード線に対応するセレクトゲート線の中央部との間の領域に、金属配線層26が位置している。

[0083]

本実施形態に係る構成であると、上記第1の実施形態で説明した(1)、(2)、(4)、(5)、及び第2の実施形態で説明した(7)の効果が得られる。

[0084]

次に、この発明の第5の実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、上記第1、第3の実施形態を組み合わせたものである。本実施形態に係るフラッシュメモリの構成は、図1と同様であるので、フラッシュメモリのブロック構成についての説明は省略する。図24は、本実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図である。なお図24においては、最上のレベルにある金属配線層26に斜線を付している。また図25は、図24におけるY14-Y14、線に沿った断面図である。なお、図24におけるX5-X5、線、Y13-Y13、線、Y15-Y15、線に沿った断面構造は、それぞれ第3の実施形態で説明した図19に示す構成、第1の実施形態で説明した図7に示す構成、及び図9に示す構成と同様であるので図示は省略する。

[0085]

図示するように、上記第3の実施形態で説明した図17、図18に示す構成において、金属配線層26が、第1の実施形態と同様にメモリセルMCの中央部を通過している。言い換えれば、ワード線の中央部と、当該ワード線に対応するセレクトゲート線の中央部との間の領域に、金属配線層26が位置している。

[0086]

本実施形態に係る構成であると、上記第1の実施形態で説明した(1)乃至(6)、第2の実施形態で説明した(7)、及び第3の実施形態で説明した(8)の効果が得られる。

[0087]

次に、この発明の第6の実施形態に係る不揮発性半導体記憶装置について、図26を用いて説明する。図26は、本実施形態に係る不揮発性半導体記憶装置を含むシステムLSIのブロック図である。

[0088]

図示するように、システムLSI50は、ロジック回路領域とメモリ領域とを有している。そして、ロジック回路領域には例えばCPU51が設けられている。またメモリ領域には、上記第1乃至第5の実施形態で説明したフラッシュメモリ10、NAND型フラッシュメモリ52、及び1つのメモリセルが3つのMO

Sトランジスタを含むフラッシュメモリ53が設けられている。

[0089]

本実施形態に係る構成であると、フラッシュメモリ10において、上記(1)乃至(8)の効果が得られると共に、(9)システムLSIの製造を簡略化出来る、という効果が得られる。特に、本実施例のメモリセルは、セルの直列トランジスタの数が2個である。従って、メモリセルの電流駆動能力が他のメモリセルより大きい。そのため、フラッシュメモリ10は、高速の読出し用途に向いている。図26に示すようにCPU51と同一チップに搭載した場合は、フラッシュメモリ10をCPU51のファームウェアなどを格納するROMとして使う事ができる。この点、上記第1乃至第5の実施形態に係るフラッシュメモリであると、セレクトゲート線を高速に駆動することが出来、更にソースの配線抵抗を低減している。従って、より高速にフラッシュメモリ10からデータを読み出すことが出来る。そのため、CPU51がRAMなどを介さずに、データを直接読み出す事が出来るようになるため、RAMなどが不要になり、システムLSIを構成した時にも効果が得られる。

[0090]

上記第1乃至第5の実施形態で説明したフラッシュメモリ10は、NAND型フラッシュメモリ52及びフラッシュメモリ53と、同一の製造工程で形成出来る。例えば、不純物拡散層を形成するためのイオン注入工程や、ゲート電極及び金属配線層のパターニング工程等を、3つのフラッシュメモリについて同時に行うことが出来る。この場合、例えば不純物拡散層は、各メモリ間で同一の濃度を有することになる。このように、LSIに設けられる3つのフラッシュメモリを同一工程で形成できる結果、LSIの製造を簡略化出来る。

[0091]

なお、例えばロジック回路領域では、CPU51をSOI基板上に形成し、メモリ領域では、各メモリ10、52、53をバルクのシリコン基板上に形成しても良い。

[0092]

上記のように、この発明の第1乃至第6の実施形態に係る不揮発性半導体記憶

装置であると、フラッシュメモリの動作速度を向上できると共に、製造プロセスを簡単化出来る。すなわち、セレクトゲート線SG0~SGmのシャント配線26が、メモリセルの中央部を通過するように形成される。すなわち、シャント配線26は、等間隔で配置されている。従って、シャント配線26間の容量が低減され、動作速度を向上できる。

[0093]

また、スティッチ領域においてワード線方向で分離された複数の金属配線層2 0を、金属配線層24によってビット線方向で接続している。従って、ソース線 SLの抵抗を小さくでき、読み出し動作信頼性を向上できる。更に、ソース線 S Lを梯子状に形成することでも、ソース線 SLの一部である金属配線層20を、 ビット線方向に連続的に形成することが出来る。

[0094]

上記ソース線に関する構成は、上記実施形態で説明したように、セレクトゲート線のシャント配線を用いる場合に、顕著な効果が得られるものである。すなわち、当然ながらシャント配線はいずれかの位置で選択トランジスタのゲート電極とコンタクトを取らなくてはならない。このコンタクト領域が、上記実施形態におけるスティッチ領域に相当する。そしてスティッチ領域では、選択トランジスタのゲート電極とシャント配線とを接続するためのコンタクトプラグや金属配線層が形成される。従って、ソース線はスティッチ領域内を通過することが出来ず、ソース線はスティッチ領域で途切れることになる。すなわち、ソース線はスティッチ領域間の領域単位で分離される。この場合、ソース線を流れる電流は、ビット線方向の配線を通して流れることになる。すると、ソース線に接続されるコンタクトプラグにおける電流密度が非常に大きくなり、ソース線とのコンタクト信頼性が劣化する。また、ソース線自体の抵抗値も上がるため、読み出し時に、ソース線の電位が上昇するという問題が生ずる。

[0095]

しかし、この発明の実施形態に係る構成であると、金属配線層24を設け、または/且つ、または金属配線層40を設けることで、ソース線をビット線方向に連続的に形成している。従って、セレクトゲート線のシャント配線を用いつつも

、ソース線の電位上昇を抑え、且つソース線コンタクトの信頼性を向上できる。

[0096]

また上記構成は、各実施形態で説明したように、ビット線にドレインが接続されたメモリセルトランジスタと、ソース線にソースが接続された選択トランジスタとを含むメモリセルを有するフラッシュメモリの場合に顕著な効果が得られる。メモリセルトランジスタは、消去状態の際はその閾値が負であるのでオン状態となりチャネルが形成される。このため、全てのメモリセルが消去状態の場合、メモリセルトランジスタのチャネル部分の容量と、メモリセルトランジスタと選択トランジスタの間の拡散層容量がビット線に加わる。従って、同じ規模のメモリセルアレイで比較した場合、ビット線の容量はNOR型フラッシュメモリやNAND型フラッシュメモリに比べて大きくなる。すなわち、読み出し時にソース線に流れる電流量が大きくなる。従って、この発明の実施形態のように、ソース線のコンタクト信頼性を向上し、且つソース線抵抗を低減することは、非常に有効な手段となる。

[0097]

なお、上記実施形態では、メモリセル4列毎にソースコンタクト領域SCAを設け、メモリセル8列毎にスティッチ領域SA1を設けている。しかし、ソースコンタクト領域SCA及びスティッチ領域を設ける頻度は、メモリセル64列毎、128列毎、または256列毎など、要求される読み出しスピードに応じて変えることが出来る。

[0098]

更に、上記第1乃至第5の実施形態では、1つのスティッチ領域SA1において、全てのシャント配線26がシャント領域SA2に接続される場合を例に挙げて説明した。しかし、図27に示すようなパターンによりスティッチ領域SA1を形成しても良い。図27は、特にスティッチ領域SA1に着目した平面図であり、ワード線、セレクトゲート線、金属配線層22、26、及びシャント配線26のみを示している。その他の配線パターンは、上記第1乃至第5の実施形態で説明したとおりである。また図28、図29は、図27におけるY16-Y16、線、Y17-Y17、線に沿った断面図である。

[0099]

図示するように、1箇所のスティッチ領域SA1では、一部のシャント配線26のみが、セレクトゲート線のシャント領域SA2と接続されている。より具体的には、ある1箇所では偶数アドレスのセレクトゲート線SG0、SG2、SG4、…のみがシャント配線26に接続され、隣接する別の箇所では奇数アドレスのセレクトゲート線SG1、SG3、SG5、…のみがシャント配線26に接続されている。

[0100]

このように、セレクトゲート線とシャント配線26との接続を、偶数アドレスと奇数アドレスと交互に行うことで、スティッチ領域SA1におけるゲートの加工時に余裕を持たせることが出来る。但し、本方法により、セレクトゲート線とシャント配線26との接続の頻度を、上記第1乃至第5の実施形態と同程度としようとすると、スティッチ領域26の数が2倍必要となる。従ってチップサイズが大きくなる。しかしながら、本方法であると、スティッチ領域におけるゲート加工が容易となり、製造プロセスが簡単化される。よって、製造歩留まりの向上にも寄与する結果、チップのコストを低減できる。

[0101]

また、上記第1万至第5の実施形態では、スティッチ領域SA1には素子領域AAを形成しない場合について説明した。しかし、図30の平面図に示すように、スティッチ領域SA1に素子領域AAを形成しても良い。なお図30では、素子領域AAと、セレクトゲート線及びワード線のみを図示している。

[0102]

この場合には素子領域AA形成時のフォトリソグラフィ工程において、パターンの規則性がスティッチ領域において乱されることがない。従って、スティッチ領域内にコンタクトを形成する際にゲート下へのダメージが無ければ、素子領域AAを入れておくほうが良い。

[0103]

更に、図31に示すように、ソースコンタクト領域SCA内にもコンタクトプラグCP1を形成しても良い。図31は、素子領域AA、セレクトゲート線、ワ

ード線、及びソース線の平面図である。上記第1乃至第5の実施形態では、ソースコンタクト領域SCA内にはコンタクトプラグCP1を形成しない場合について説明した。しかし、ソースコンタクト領域SCA内の素子領域AAは、他の素子領域AAと電気的に分離されているので、ソースコンタクト領域SCA内にコンタクトプラグCP1を形成しても構わない。むしろこの場合には、コンタクトプラグCP1の規則性が保たれるため、フォトリソグラフィ工程の信頼性を向上させるには好ましい。

[0104]

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその 要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態 には種々の段階の発明が含まれており、開示される複数の構成要件における適宜 な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全 構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題 の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる 場合には、この構成要件が削除された構成が発明として抽出されうる。

[0105]

## 【発明の効果】

以上説明したように、この発明によれば、動作信頼性を向上できる不揮発性半 導体記憶装置を提供できる。

## 【図面の簡単な説明】

- 【図1】 この発明の第1の実施形態に係るフラッシュメモリのブロック図
- 【図2】 この発明の第1の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
- 【図3】 この発明の第1の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図であり、第1層目の金属配線層の配線パターンを示す図。
- 【図4】 この発明の第1の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図であり、第2層目の金属配線層の配線パターンを示す図。
  - 【図5】 この発明の第1の実施形態に係るフラッシュメモリの備えるメモ

- リセルアレイの平面図であり、第3層目の金属配線層の配線パターンを示す図。
  - 【図 6 】 図 2 における X 1 X 1 '線に沿った断面図。
  - 【図7】 図2におけるY1-Y1'線に沿った断面図。
  - 【図8】 図2におけるY2-Y2'線に沿った断面図。
  - 【図9】 図2におけるY3-Y3'線に沿った断面図。
- 【図10】 この発明の第1の実施形態に係るフラッシュメモリの備えるメモリセルアレイの回路図であり、書き込み動作時の様子を示す図。
- 【図11】 この発明の第1の実施形態に係るフラッシュメモリの備えるメモリセルアレイの回路図であり、読み出し動作時の様子を示す図。
- 【図12】 この発明の第2の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
- 【図13】 この発明の第2の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
  - 【図14】 図12におけるX2-X2'線に沿った断面図。
  - 【図15】 図12におけるY4-Y4、線に沿った断面図。
  - 【図16】 図12におけるY5-Y5'線に沿った断面図。
- 【図17】 この発明の第3の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
- 【図18】 この発明の第3の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
  - 【図19】 図17におけるX3-X3'線に沿った断面図。
  - 【図20】 図17におけるY7-Y7'線に沿った断面図。
  - 【図21】 図17におけるY8-Y8'線に沿った断面図。
- 【図22】 この発明の第4の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
  - 【図23】 図22におけるY11-Y11'線に沿った断面図。
- 【図24】 この発明の第5の実施形態に係るフラッシュメモリの備えるメモリセルアレイの平面図。
  - 【図25】 図24におけるY14-Y14'線に沿った断面図。


- 【図26】 この発明の第6の実施形態に係るフラッシュメモリを備えるシステムLSIのブロック図。
- 【図27】 この発明の第1乃至第6の実施形態の第1変形例に係るフラッシュメモリの平面図。
  - 【図28】 図27におけるY16-Y16'線に沿った断面図。
  - 【図29】 図27におけるY17-Y17 線に沿った断面図。
- 【図30】 この発明の第1乃至第6の実施形態の第2変形例に係るフラッシュメモリの平面図。
- 【図31】 この発明の第1乃至第6の実施形態の第3変形例に係るフラッシュメモリの平面図。

## 【符号の説明】


10…フラッシュメモリ、11…メモリセルアレイ、12…カラムデコーダ、13…センスアンプ、14、15…ロウデコーダ、16…ソース線ドライバ、20~26、40…金属配線層、30…ゲート絶縁膜、31、33…多結晶シリコン層、32…ゲート間絶縁膜、34…不純物拡散層、35~38…層間絶縁膜、100…半導体基板

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】



【図26】




【図27】




出証特2003-3040834


【図28】




【図29】



【図30】



【図31】



【書類名】

要約書

【要約】

【課題】 動作信頼性を向上できる不揮発性半導体記憶装置を提供すること。

【解決手段】 電荷蓄積層と制御ゲートとを備える第1MOSトランジスタMTと第2MOSトランジスタSTとを含む複数のメモリセルと、列方向で隣接するメモリセル同士が、第1MOSトランジスタMTの電流経路の他端同士、または第2MOSトランジスタSTの電流経路の他端同士を共有するメモリセルアレイ11と、同一行にあるメモリセルの第2MOSトランジスタSTのゲートが共通接続するセレクトゲート線SGと、セレクトゲート線SGのいずれかを選択する第2ロウデコーダ15と、セレクトゲート線SG毎に設けられ、メモリセルの略中央部を通過するようにして行方向に沿って形成され、対応する前記セレクトゲート線SGに電気的に接続され、且つ第2ロウデコーダ15がセレクトゲート線SGを選択するためのロウ選択信号を伝達する第1金属配線層26とを備える。

【選択図】 図2

## 出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝